В данной статье исследуются схемы и решения, обеспечивающие снижение коммутационных потерь за счет уменьшения времени переключения силовых транзисторов. Рассмотрено несколько вариантов таких схем и проведено их моделирование в пакете PSpise.�� Получены временные диаграммы токов и напряжений на затворах силовых ключей. Выявлены решения, обеспечивающие минимальное время перезаряда входной емкости.