РУАЭСТ (RUAEST)
Облако ключевых слов*
- "внешние микросхемы"
- "захват данных"
- "сигнал tdi"
- "rising_edge"
- "загрузка конфигураций"
- "fpga"
- "фронты сигнала"
- "метастабильное состояние"
- "тактовый"
- "spi_cs"
- "spi_state"
- "поведение схемы"
- "интерфейс jtag"
- "clk"
- "вход данных"
- "тактовый сигнал"
- "плис"
- "jtag"
- "модуль usb-jtag"
- "чтение выхода"
- "микросхема"
- "логический ноль"
- "конфигурационный поток"
- "синхронное проектирование"
- "usb-jtag производства"
- "потребление ядра"
- "плис уровня"
- "конфигурационный интерфейс"
- "логическая единица"
- "подсистема загрузки"
* - вычисляется автоматически
Недавно смотрели:
-
Эффективное управление организационными системами
-
ГЕОЛОГО-ГЕОМОРФОЛОГИЧЕСКАЯ ТИПИЗАЦИЯ ОСТРОВОВ КАНДАЛАКШСКОГО ЗАЛИВА БЕЛОГО МОРЯ
-
ИССЛЕДОВАНИЕ ВЛИЯНИЯ ДОБАВКИ ПОЛИАКРИЛАТА НАТРИЯ НА ПРОЦЕСС РАСШИРЕНИЯ ТУННЕЛЕЙ ТРАВЛЕНОЙ АЛЮМИНИЕВОЙ ФОЛЬГИ
-
РОЛЬ УЙГУРСКОЙ ДИАСПОРЫ ЗА РУБЕЖОМ В БОРЬБЕ ЗА НЕЗАВИСИМОСТЬ СИНЬЦЗЯНА
-
Практические вопросы проектирования устройств с применением ПЛИС Spartan-6
Практические вопросы проектирования устройств с применением ПЛИС Spartan-6
Ранее на страницах журнала «Компоненты и технологии» были рассмотрены характеристики младших ПЛИС семейства Spartan-6, которые в силу невысокой стоимости и наличия простых для монтажа пластиковых корпусов могут быть эффективно использованы в несложных цифровых устройствах. Однако исполненные по вполне актуальному технологическому процессу с 45-нм нормами, эти микросхемы требуют соблюдения правил синхронного проектирования. В статье рассмотрены практические примеры, представляющие интерес для разработчиков цифровых систем с применением ПЛИС начального уровня, а также даны рекомендации по организации питания, подсистем загрузки конфигурации и формирования тактового сигнала.
Авторы
Тэги
Тематические рубрики
Предметные рубрики
В этом же номере:
Резюме по документу**
66
компоненты ПЛИС
Практические вопросы
проектирования устройств
с применением ПЛИС Spartan-6
Илья ТАРАСОВ, <...> Однако исполненные по вполне актуальному технологическому
процессу с 45-нм нормами, эти микросхемы требуют соблюдения
правил синхронного проектирования. <...> В статье рассмотрены практические
примеры, представляющие интерес для разработчиков цифровых систем
с применением ПЛИС начального уровня, а также даны рекомендации
по организации питания, подсистем загрузки конфигурации и формирования
тактового сигнала. <...> Введение
При практическом проектировании
устройств, в которых предполагается использование
ПЛИС Spartan-6, необходимо организовать
ее питание, загрузку конфигурации
и подключить выводы, имеющие специальное
или двойное назначение. <...> Эти вопросы подробно
освещены в документации [1–3], однако для
разработчиков, находящихся на этапе выбора
элементной базы для нового проекта, желательно
иметь сжатую, но при этом исчерпывающую
информацию о конкретных действиях,
которые они должны произвести с прежде
не использованной микросхемой. <...> В практике
многих инженеров наверняка встречались
конструкции, требовавшие доработки из-за
пропущенного pull-up-резистора или несоблюдения
правил включения микросхемы
в нужном режиме. <...> Остальные актуальные
на сегодня FPGA Xilinx существуют
только в корпусах BGA, что заставляет искать
соответствующее оборудование для монтажа. <...> Питание
FPGA Spartan-6 имеют три линии питания:
для ядра (Vcore), периферийных (Vio)
и вспомогательных (Vaux) устройств. <...> Две
последние могут быть объединены, таким
образом, для проекта будет достаточно источника
1,2 для ядра и 3,3 В для периферии. <...> Величина потребляемого тока зависит
от загруженного проекта и нагрузки, подключенной
к выходам ПЛИС. <...> Потребление
ядра (линия 1,2 В) определяется в основном
динамической составляющей, оно пропорционально
тактовой частоте и количеству
использованных ресурсов ПЛИС. <...> Для микросхем LX4 и LX9, о которых
идет речь в публикации, типичное <...>
** - вычисляется автоматически, возможны погрешности
Похожие документы: