Организация синхронных буферов FIFO с унифицированным интерфейсом, построенных на регистрах общего назначения в объеме микросхем программируемой логики

В статье рассмотрена организация универсальных моделей блоков памяти с организацией FIFO, синтезируемых в базисах элементов преобладающего большинства семейств ПЛИС различных производителей. Все описанные модели унифицированы по интерфейсам для портов записи и считывания данных. Приведены конфигурации синхронных блоков FIFO, имеющих различную информационную емкость и внутреннюю организацию, представляющие интерес с позиций масштабируемости и взаимозаменяемости.

• Борисенко

• Технические науки. Промышленность