Функциональные блоки АЛУ для конвейерно-параллельной обработки информации на базе однородных вычислительных структур
Обобщается опыт инженеров Запада и России в области увеличения производительности вычислительных систем, рассматриваются некоторые тенденции и пути повышения быстродействия функциональных блоков арифметико-логических устройств.
Авторы
Тэги
Тематические рубрики
Предметные рубрики
В этом же номере:
Резюме по документу**
Р. Н. Федюнин
ФУНКЦИОНАЛЬНЫЕ БЛОКИ АЛУ ДЛЯ КОНВЕЙЕРНОПАРАЛЛЕЛЬНОЙ
ОБРАБОТКИ ИНФОРМАЦИИ НА БАЗЕ
ОДНОРОДНЫХ ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУР
Обобщается опыт инженеров Запада и России в области увеличения
производительности вычислительных систем, рассматриваются некоторые
тенденции и пути повышения быстродействия функциональных блоков арифметико-логических
устройств. <...> А именно
увеличение количества конвейеров, размеров КЭШ, количества исполняемых
устройств в АЛУ (сумматоров, умножителей и т.д.) – это количественные
показатели. <...> Качественные показатели производительности предполагают
разработку новых алгоритмов реализации функциональных блоков
процессора и в первую очередь арифметико-логического блока, что в свою
очередь предполагает возврат к фундаменту микропроцессорной техники –
машинной арифметике. <...> Анализ данных работ показывает, что, несмотря на глубину проработки
вопроса организации арифметико-логических блоков, остается еще много
неизученных проблем. <...> Информатика и вычислительная техника
В развитии конвейерно-параллельных ФБ АЛУ сложились два направления:
гетерогенные ФБ АЛУ и однородные ФБ АЛУ (часто в советской и
российской литературе называемые однородными вычислительными
структурами). <...> Гетерогенные функциональные блоки АЛУ
Яркими фигурами данного направления являются американские ученые
Дадде и Валласе [5, 6], которые почти одновременно изобрели алгоритмы
и реализацию (конвейерные структуры), позволяющие выполнять основные
арифметические операции. <...> 1.1 Структура Дадде
Для работы с матрицей частичных произведений или с матрицей слагаемых
Дадде предложил последовательность стадий по сокращению высоты
матрицы, определяя количество стадий с высоты конечной матрицы (в которой
присутствуют только две строки). <...> В соответствии с данной реализацией алгоритма
высота предыдущей матрицы должна быть не более 1,5 высоты матрицы
на следующей стадии. <...> В таблице 1 приведены стандартные <...>
** - вычисляется автоматически, возможны погрешности
Похожие документы: