РУсскоязычный Архив Электронных СТатей периодических изданий
Компоненты и технологии/2015/№ 1(162)/
В наличии за
50 руб.
Купить
Облако ключевых слов*
* - вычисляется автоматически
Недавно смотрели:

Блоки SERDES в новых ПЛИС корпорации Microsemi.

Блоки преобразования данных из параллельного представления в последовательное и обратно (SERDES) есть в обоих новых семействах ПЛИС корпорации Microsemi: IGLOO2 и SmartFusion2. В предлагаемой статье, написанной на основе фирменного руководства корпорации Microsemi [1], представлен порядок работы с этими блоками на базе недорогого отладочного набора IGLOO2 Evaluation Kit. Данный материал служит продолжением цикла статей [1], [2] и [3] по ПЛИС IGLOO2 и SmartFusion2, опубликованных в журнале «Компоненты и технологии».

Авторы
Тэги
Тематические рубрики
Предметные рубрики
В этом же номере:
Резюме по документу**
ПЛИС компоненты 49 Блоки SERDES в новых ПЛИС корпорации Microsemi. <...> Часть 1 Дмитрий ИОФФЕ support@actel.ru Артем КАЗАКОВ kazakov@actel.ru Блоки преобразования данных из параллельного представления в последовательное и обратно (SERDES) есть в обоих новых семействах ПЛИС корпорации Microsemi: IGLOO2 и SmartFusion2. <...> В то же время внутри устройства данные неизбежно представлены в параллельном виде. <...> Таким образом, перед отправкой из устройства во внешний мир их необходимо преобразовать из параллельного представления в последовательное, а на принимающей стороне выполнить обратное преобразование: из последовательного в параллельное. <...> Кроме того, уже давно блоки SERDES встраиваются как периферийные устройства во многие ПЛИС и системы на кристалле (СНК, они же System On Chip — SoC). <...> Блоки SERDES, встроенные в ПЛИС семейств IGLOO2 и SmartFusion2 корпорации Microsemi (в микросхемах обоих семейств они одинаковые), предназначены для реализации последовательных интерфейсов передачи данных, работающих на скорости от 1 до 5 Гбит/с. <...> Этот механизм называется external physical coding sublayer (EPCS). <...> При работе с EPCS каналы SERDES подключаются непосредственно к структуре ПЛИС1 , при этом блоки SERDES конфигурируются в режиме соединения с физическим носителем (physical media attachment, PMA). <...> Подключение выполняется в обход логики PCS2 интерфейсов PCI Express и XAUI, а пользовательская логика PCS реализуется в структуре ПЛИС, и сигналы интерфейса EPCS подключаются к блокам SERDES. <...> IP-модуль CorePCS поддерживает программируемое кодирование и декодирование 8 b/10 b. <...> Такой метод кодирования широко используется в некоторых протоколах, отсутствующих в готовых блоках интерфейсов SERDES для Microsemi SoC, поэтому CorePCS идеален для работы с этими протоколами. <...> Подробное описание IP-ядра CorePCS можно найти в [5]. <...> Сегодня мы познакомимся с практическим руководством по использованию EPCS [1], которое предлагает корпорация Microsemi. <...> В нем даются пошаговые инструкции по созданию проекта с EPCS при помощи инструмента Libero SoC System Builder. <...> Это руководство продемонстрирует нам интерфейс <...>
** - вычисляется автоматически, возможны погрешности

Похожие документы: