Реализация высокоскоростных цифровых фильтров высоких порядков на основе новых поколений FPGA

сигналы; цифровой фильтр; данные; FPGA; ЦАП; АЦП.

Локальное электрохимическое осаждение пермаллоя на кремниевые пластины с магниторезистивными наноструктурами, Методы подавления оптической связи между ячейками матрицы кремниевых фотоумножителей, ...

ИНТЕГРАЛЬНЫЕ РАДИОЭЛЕКТРОННЫЕ УСТРОЙСТВА INTEGRATED RADIOELECTRONIC DEVICES УДК 681.325.36 Реализация высокоскоростных цифровых фильтров высоких порядков на основе новых поколений FPGA <...> Н.О. Крыликов, Л.А. Морозов, М.Л. Плавич Национальный исследовательский университет «МИЭТ» Fast High Order Digital Filter Design Based on New FPGA Generation N.O. <...> Plavich National Research University of Electronic Technology, Moscow Рассмотрено создание многоканального блока полосовых рекурсивных цифровых фильтров 32-го порядка с частотой дискретизации 48 МГц. <...> В настоящей работе рассматривается создание многоканального (6 каналов) блока полосовых рекурсивных цифровых фильтров 32-го порядка с частотой дискретизации 48 МГц. <...> Для достижения требуемого динамического диапазона разрядность коэффициентов фильтра должна быть не менее 24 бит, соответственно, выбрана 36-битная промежуточная разрядность шины данных внутри каждого фильтра. <...> По предварительной оценке для построения цифрового фильтра с помощью набора унифицированных умножителей требуется порядка 300 умножителей разрядностью 36Ч24. <...> По результатам предварительного моделирования получено, что при реализации данной структуры в FPGA компании Xilinx на стандартном встроенном блоке DSP48 каждый теоретический умножитель занимает 4 блока. <...> Основной задачей устройства является цифровая фильтрация данных, поступающих из АЦП каналов предварительной аналоговой фильтрации, буферизация профильтрованных данных через FIFO и передача их через процессорный интерфейс в центральный процессор (в настоящей работе не рассматривается) для дальнейшей обработки. <...> Основу блока составляют шесть независимых каналов цифровой фильтрации, представленные на структурной схеме как фильтры 32-го порядка. <...> Входные сигналы (группа внешних сигналов 2) разрядностью 16 бит поступают на входы DATA_IN фильтров 32-го порядка. <...> Управляющие коэффициенты для фильтров 32-го порядка следующие: 16 коэффициентов D (D Coef) разрядностью 24 бита; 16 коэффициентов B (B Coef) разрядностью 21 бит; 16 коэффициентов <...>

• Похожие документы из РУАЭСТ
• |
• Похожие документы из Руконт