Построение вычислительных блоков на основе программируемых логических интегральных схем со специализированными сопроцессорами

вычислительные блоки интегральные схемы программируемые логические интегральные схемы ПЛИС логические схемы сопроцессоры специализированные сопроцессоры интерфейсы FSL

Модель и алгоритм решения задач динамики транспортных потоков при рациональном размещении автозаправочных станций, Планировщик задач с аппаратной поддержкой для многопроцессорных систем, ...

Е. И. Гурин, И. В. Огнев ПОСТРОЕНИЕ ВЫЧИСЛИТЕЛЬНЫХ БЛОКОВ НА ОСНОВЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ СО СПЕЦИАЛИЗИРОВАННЫМИ СОПРОЦЕССОРАМИ Аннотация. <...> Рассматриваются вопросы построения встроенных вычислительных блоков на основе программируемых логических интегральных схем со специализированными процессорами, реализованных с применением скоростного интерфейса FSL. <...> Введение Во многих приложениях с целью ускорения вычислений применяются специализированные блоки на основе программируемых логических интегральных схем [1–4]. <...> В частности, на программируемых логических интегральных схемах (ПЛИС) фирмы Xilinx для повышения производительности могут добавляться специализированные процессоры, которые разрабатываются пользователем для конкретной задачи и подключаются к основному процессорному блоку. <...> Процессор общается с сопроцессорами с помощью специальных команд, предназначенных для работы с FSL, передает данные через буфер типа FIFO в блок сопроцессора, последний выполняет необходимые вычисления и возвращает результаты в процессор. <...> Разработка структуры вычислительных блоков Типовая структура вычислительного блока с сопроцессором приведена на рис. <...> Процессор по специальным командам, предназначенным для работы с FSL, передает данные через буфер типа FIFO в блок пользователя (сопроцессор), последний выполняет необходимые вычисления и возвращает результаты в процессор через буфер. <...> Временная диаграмма передачи данных из периферийного устройства (сопроцессо65 Известия высших учебных заведений. <...> 2 показана запись в основной процессор трех чисел D1, D2 и D3, после записи третьего числа приемный буфер переполняется (об этом сообщает сигнал FSL_M_Full, равный единице). <...> Временные диаграммы обмена данными Операция чтения данных в сопроцессор управляется сигналом FSL_S_Read (рис. <...> Подключение сопроцессора с использованием интерфейса FSL производится в системе EDK (Embedded Development Kit), предназначенной для построения <...>

• Похожие документы из РУАЭСТ
• |
• Похожие документы из Руконт